Nghiên cứu xây dựng thử nghiệm tầng vật lý cho giao thức hart sử dụng ic analog devices
সংরক্ষণ করুন:
প্রধান লেখক: | Hoàng, Sỹ Hồng, Hoàng, Ngọc Nhân |
---|---|
বিন্যাস: | প্রবন্ধ |
ভাষা: | Vietnamese |
প্রকাশিত: |
2024
|
বিষয়গুলি: | |
অনলাইন ব্যবহার করুন: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/232020 |
ট্যাগগুলো: |
ট্যাগ যুক্ত করুন
কোনো ট্যাগ নেই, প্রথমজন হিসাবে ট্যাগ করুন!
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
অনুরূপ উপাদানগুলি
-
Hart's postscript
অনুযায়ী: Coleman, Jules
প্রকাশিত: (2001) -
Automatic Analog IC Sizing and Optimization Constrained with PVT Corners and Layout Effects
অনুযায়ী: Lourenço, Nuno, অন্যান্য
প্রকাশিত: (2020) -
Yield-Aware Analog IC Design and Optimization in Nanometer-scale Technologies. 1st ed.
অনুযায়ী: Canelas, António Manuel Lourenço, অন্যান্য
প্রকাশিত: (2020) -
Silicon Analog Components:
Device Design, Process Integration, Characterization, and Reliability
অনুযায়ী: El-Kareh, Badih, অন্যান্য
প্রকাশিত: (2016) -
Đơn giản hóa quá trình trao đổi dữ liệu nhờ chuẩn HART - IP
অনুযায়ী: Nhật, Minh
প্রকাশিত: (2024)