Nghiên cứu xây dựng thử nghiệm tầng vật lý cho giao thức hart sử dụng ic analog devices
Saved in:
Main Authors: | Hoàng, Sỹ Hồng, Hoàng, Ngọc Nhân |
---|---|
Format: | Article |
Language: | Vietnamese |
Published: |
2024
|
Subjects: | |
Online Access: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/232020 |
Tags: |
Add Tag
No Tags, Be the first to tag this record!
|
Institutions: | Thư viện Trường Đại học Đà Lạt |
---|
Similar Items
-
Hart's postscript
by: Coleman, Jules
Published: (2001) -
Automatic Analog IC Sizing and Optimization Constrained with PVT Corners and Layout Effects
by: Lourenço, Nuno, et al.
Published: (2020) -
Yield-Aware Analog IC Design and Optimization in Nanometer-scale Technologies. 1st ed.
by: Canelas, António Manuel Lourenço, et al.
Published: (2020) -
Silicon Analog Components:
Device Design, Process Integration, Characterization, and Reliability
by: El-Kareh, Badih, et al.
Published: (2016) -
Đơn giản hóa quá trình trao đổi dữ liệu nhờ chuẩn HART - IP
by: Nhật, Minh
Published: (2024)