Nghiên cứu xây dựng thử nghiệm tầng vật lý cho giao thức hart sử dụng ic analog devices
Tallennettuna:
Päätekijät: | Hoàng, Sỹ Hồng, Hoàng, Ngọc Nhân |
---|---|
Aineistotyyppi: | Artikkeli |
Kieli: | Vietnamese |
Julkaistu: |
2024
|
Aiheet: | |
Linkit: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/232020 |
Tagit: |
Lisää tagi
Ei tageja, Lisää ensimmäinen tagi!
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
Samankaltaisia teoksia
-
Hart's postscript
Tekijä: Coleman, Jules
Julkaistu: (2001) -
Automatic Analog IC Sizing and Optimization Constrained with PVT Corners and Layout Effects
Tekijä: Lourenço, Nuno, et al.
Julkaistu: (2020) -
Yield-Aware Analog IC Design and Optimization in Nanometer-scale Technologies. 1st ed.
Tekijä: Canelas, António Manuel Lourenço, et al.
Julkaistu: (2020) -
Silicon Analog Components:
Device Design, Process Integration, Characterization, and Reliability
Tekijä: El-Kareh, Badih, et al.
Julkaistu: (2016) -
Đơn giản hóa quá trình trao đổi dữ liệu nhờ chuẩn HART - IP
Tekijä: Nhật, Minh
Julkaistu: (2024)