Nghiên cứu xây dựng thử nghiệm tầng vật lý cho giao thức hart sử dụng ic analog devices
में बचाया:
मुख्य लेखकों: | Hoàng, Sỹ Hồng, Hoàng, Ngọc Nhân |
---|---|
स्वरूप: | लेख |
भाषा: | Vietnamese |
प्रकाशित: |
2024
|
विषय: | |
ऑनलाइन पहुंच: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/232020 |
टैग : |
टैग जोड़ें
कोई टैग नहीं, इस रिकॉर्ड को टैग करने वाले पहले व्यक्ति बनें!
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
समान संसाधन
-
Hart's postscript
द्वारा: Coleman, Jules
प्रकाशित: (2001) -
Automatic Analog IC Sizing and Optimization Constrained with PVT Corners and Layout Effects
द्वारा: Lourenço, Nuno, और अन्य
प्रकाशित: (2020) -
Yield-Aware Analog IC Design and Optimization in Nanometer-scale Technologies. 1st ed.
द्वारा: Canelas, António Manuel Lourenço, और अन्य
प्रकाशित: (2020) -
Silicon Analog Components:
Device Design, Process Integration, Characterization, and Reliability
द्वारा: El-Kareh, Badih, और अन्य
प्रकाशित: (2016) -
Đơn giản hóa quá trình trao đổi dữ liệu nhờ chuẩn HART - IP
द्वारा: Nhật, Minh
प्रकाशित: (2024)