Nghiên cứu xây dựng thử nghiệm tầng vật lý cho giao thức hart sử dụng ic analog devices
Shranjeno v:
Những tác giả chính: | Hoàng, Sỹ Hồng, Hoàng, Ngọc Nhân |
---|---|
Format: | Bài viết |
Jezik: | Vietnamese |
Izdano: |
2024
|
Teme: | |
Online dostop: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/232020 |
Oznake: |
Označite
Brez oznak, prvi označite!
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
Podobne knjige/članki
-
Hart's postscript
od: Coleman, Jules
Izdano: (2001) -
Automatic Analog IC Sizing and Optimization Constrained with PVT Corners and Layout Effects
od: Lourenço, Nuno, et al.
Izdano: (2020) -
Yield-Aware Analog IC Design and Optimization in Nanometer-scale Technologies. 1st ed.
od: Canelas, António Manuel Lourenço, et al.
Izdano: (2020) -
Silicon Analog Components:
Device Design, Process Integration, Characterization, and Reliability
od: El-Kareh, Badih, et al.
Izdano: (2016) -
Đơn giản hóa quá trình trao đổi dữ liệu nhờ chuẩn HART - IP
od: Nhật, Minh
Izdano: (2024)