Nghiên cứu xây dựng thử nghiệm tầng vật lý cho giao thức hart sử dụng ic analog devices
Đã lưu trong:
Những tác giả chính: | Hoàng, Sỹ Hồng, Hoàng, Ngọc Nhân |
---|---|
格式: | Bài viết |
语言: | Vietnamese |
出版: |
2024
|
主题: | |
在线阅读: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/232020 |
标签: |
添加标签
没有标签, 成为第一个标记此记录!
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
相似书籍
-
Hart's postscript
由: Coleman, Jules
出版: (2001) -
Automatic Analog IC Sizing and Optimization Constrained with PVT Corners and Layout Effects
由: Lourenço, Nuno, et al.
出版: (2020) -
Yield-Aware Analog IC Design and Optimization in Nanometer-scale Technologies. 1st ed.
由: Canelas, António Manuel Lourenço, et al.
出版: (2020) -
Silicon Analog Components:
Device Design, Process Integration, Characterization, and Reliability
由: El-Kareh, Badih, et al.
出版: (2016) -
Đơn giản hóa quá trình trao đổi dữ liệu nhờ chuẩn HART - IP
由: Nhật, Minh
出版: (2024)