Nghiên cứu và xây dựng cấu trúc systolic có độ phức tạp thấp của bộ lọc tự thích nghi

Nghiên cứu: Các mạch lọc số; Bộ lọc FIR; Bộ lọc thích nghi; Kiến trúc Systolic cho bộ lọc; VLSI, ASIC, FPGA và VHDL; Ngôn ngữ VHDL; Thực nghiệm: thiết kế, mô phỏng và thực hiện các bộ lọc FIR và bộ lọc thích nghi có cấu trúc Systolic trên FPGA. Kết quả đạt được: đã thiết kế thực hiện được các bộ lọc...

Mô tả đầy đủ

Đã lưu trong:
Chi tiết về thư mục
Những tác giả chính: Trần, Quang Vinh, Nguyễn, Kiêm Hùng, Nguyễn, Mạnh Phương
Định dạng: Bài viết
Ngôn ngữ:Vietnamese
Được phát hành: Đại học Quốc gia Hà Nội 2015
Những chủ đề:
Truy cập trực tuyến:https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/57021
Các nhãn: Thêm thẻ
Không có thẻ, Là người đầu tiên thẻ bản ghi này!
Thư viện lưu trữ: Thư viện Trường Đại học Đà Lạt
Miêu tả
Tóm tắt:Nghiên cứu: Các mạch lọc số; Bộ lọc FIR; Bộ lọc thích nghi; Kiến trúc Systolic cho bộ lọc; VLSI, ASIC, FPGA và VHDL; Ngôn ngữ VHDL; Thực nghiệm: thiết kế, mô phỏng và thực hiện các bộ lọc FIR và bộ lọc thích nghi có cấu trúc Systolic trên FPGA. Kết quả đạt được: đã thiết kế thực hiện được các bộ lọc điện tử số thích nghi hiện đại ứng dụng công nghệ Systolic thấp chiều trên chip vi điện tử có độ tích hợp lớn là FPGA của hãng Xilinx Thực hiện được các bộ lọc số thích nghi hiện đại sử dụng công nghệ Systolic đường ống một chiều trên chip vi điện tử có độ tích hợp lớn FPGA. Các bộ lọc này có thể sử dụng cho các ứng dụng nghiên cứu thực tế và giảng dạy về một lĩnh vực mới ở Việt Nam là thiết kế VLSI.