Nghiên cứu và xây dựng cấu trúc systolic có độ phức tạp thấp của bộ lọc tự thích nghi
Nghiên cứu: Các mạch lọc số; Bộ lọc FIR; Bộ lọc thích nghi; Kiến trúc Systolic cho bộ lọc; VLSI, ASIC, FPGA và VHDL; Ngôn ngữ VHDL; Thực nghiệm: thiết kế, mô phỏng và thực hiện các bộ lọc FIR và bộ lọc thích nghi có cấu trúc Systolic trên FPGA. Kết quả đạt được: đã thiết kế thực hiện được các bộ lọc...
Đã lưu trong:
Những tác giả chính: | Trần, Quang Vinh, Nguyễn, Kiêm Hùng, Nguyễn, Mạnh Phương |
---|---|
Định dạng: | Bài viết |
Ngôn ngữ: | Vietnamese |
Được phát hành: |
Đại học Quốc gia Hà Nội
2015
|
Những chủ đề: | |
Truy cập trực tuyến: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/57021 |
Các nhãn: |
Thêm thẻ
Không có thẻ, Là người đầu tiên thẻ bản ghi này!
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
Những quyển sách tương tự
-
Systolic bandwidth and profile reduction of sparse matrices on pipenets /
Bỡi: Bekakos, Michael P. -
Ứng dụng bộ lọc thích nghi phi tuyến để lọc nhiễu tín hiệu điện tim
Bỡi: Đỗ Đình, Hưng
Được phát hành: (2018) -
Systolic array exploitation of a neural network inherent parallelism solving the nearest neighbor problem /
Bỡi: Bekakos, Michael P. -
Sự thích nghi của người Hmông ở Việt Nam /
Bỡi: Phạm Quang Hoan -
Một mô hình tạo khóa học thích nghi trong đào tạo điện tử
Bỡi: Nguyễn, Việt Anh
Được phát hành: (2018)