Nghiên cứu và xây dựng cấu trúc systolic có độ phức tạp thấp của bộ lọc tự thích nghi

Nghiên cứu: Các mạch lọc số; Bộ lọc FIR; Bộ lọc thích nghi; Kiến trúc Systolic cho bộ lọc; VLSI, ASIC, FPGA và VHDL; Ngôn ngữ VHDL; Thực nghiệm: thiết kế, mô phỏng và thực hiện các bộ lọc FIR và bộ lọc thích nghi có cấu trúc Systolic trên FPGA. Kết quả đạt được: đã thiết kế thực hiện được các bộ lọc...

Mô tả đầy đủ

Đã lưu trong:
Chi tiết về thư mục
Những tác giả chính: Trần, Quang Vinh, Nguyễn, Kiêm Hùng, Nguyễn, Mạnh Phương
Định dạng: Bài viết
Ngôn ngữ:Vietnamese
Được phát hành: Đại học Quốc gia Hà Nội 2015
Những chủ đề:
Truy cập trực tuyến:https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/57021
Các nhãn: Thêm thẻ
Không có thẻ, Là người đầu tiên thẻ bản ghi này!
Thư viện lưu trữ: Thư viện Trường Đại học Đà Lạt

Những quyển sách tương tự