Defect-Oriented Testing for Nano-Metric CMOS VLSI Circuits
Đã lưu trong:
Những tác giả chính: | Sachdev, Manoj, Gyvez, José Pineda de |
---|---|
Định dạng: | Sách |
Ngôn ngữ: | English |
Được phát hành: |
Springer US
2020
|
Những chủ đề: | |
Truy cập trực tuyến: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/82119 |
Các nhãn: |
Thêm thẻ
Không có thẻ, Là người đầu tiên thẻ bản ghi này!
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
Những quyển sách tương tự
Những quyển sách tương tự
-
CMOS SRAM Circuit Design and Parametric Test in Nano-Scaled Technologies
Bỡi: Pavlov, Andrei, et al.
Được phát hành: (2020) -
Nanoscale CMOS VLSI circuits
Bỡi: Kundu, Sandip -
Nanoscale CMOS VLSI Circuits: Design for Manufacturability /
Bỡi: Kundu Sandip
Được phát hành: (2010) -
Symbolic Analysis and Reduction of VLSI Circuits
Bỡi: Qin, Zhanhai, et al.
Được phát hành: (2020) -
ESD Protection Device and Circuit Design for Advanced CMOS Technologies
Bỡi: Semenov, Oleg, et al.
Được phát hành: (2020)