Closing the Power Gap between ASIC & Custom
Gespeichert in:
Hauptverfasser: | Chinnery, David, Keutzer, Kurt |
---|---|
Format: | Buch |
Sprache: | English |
Veröffentlicht: |
Springer US
2020
|
Schlagworte: | |
Online Zugang: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/83695 |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
Ähnliche Einträge
-
Verilog and SystemVerilog Gotchas
von: Sutherland, Stuart, et al.
Veröffentlicht: (2020) -
CMOS Active Inductors and Transformers
von: Yuan, Fei
Veröffentlicht: (2020) -
Hardware Verification with System Verilog
von: Mintz, Mike, et al.
Veröffentlicht: (2020) -
Routing Congestion in VLSI Circuits
von: Saxena, Prashant, et al.
Veröffentlicht: (2020) -
Open Verification Methodology Cookbook
von: Glasser, Mark
Veröffentlicht: (2020)