Closing the Power Gap between ASIC & Custom
में बचाया:
मुख्य लेखकों: | Chinnery, David, Keutzer, Kurt |
---|---|
स्वरूप: | पुस्तक |
भाषा: | English |
प्रकाशित: |
Springer US
2020
|
विषय: | |
ऑनलाइन पहुंच: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/83695 |
टैग : |
टैग जोड़ें
कोई टैग नहीं, इस रिकॉर्ड को टैग करने वाले पहले व्यक्ति बनें!
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
समान संसाधन
-
Verilog and SystemVerilog Gotchas
द्वारा: Sutherland, Stuart, और अन्य
प्रकाशित: (2020) -
CMOS Active Inductors and Transformers
द्वारा: Yuan, Fei
प्रकाशित: (2020) -
Hardware Verification with System Verilog
द्वारा: Mintz, Mike, और अन्य
प्रकाशित: (2020) -
Routing Congestion in VLSI Circuits
द्वारा: Saxena, Prashant, और अन्य
प्रकाशित: (2020) -
Open Verification Methodology Cookbook
द्वारा: Glasser, Mark
प्रकाशित: (2020)