Closing the Power Gap between ASIC & Custom
Bewaard in:
Hoofdauteurs: | Chinnery, David, Keutzer, Kurt |
---|---|
Formaat: | Boek |
Taal: | English |
Gepubliceerd in: |
Springer US
2020
|
Onderwerpen: | |
Online toegang: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/83695 |
Tags: |
Voeg label toe
Geen labels, Wees de eerste die dit record labelt!
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
Gelijkaardige items
-
Verilog and SystemVerilog Gotchas
door: Sutherland, Stuart, et al.
Gepubliceerd in: (2020) -
CMOS Active Inductors and Transformers
door: Yuan, Fei
Gepubliceerd in: (2020) -
Hardware Verification with System Verilog
door: Mintz, Mike, et al.
Gepubliceerd in: (2020) -
Routing Congestion in VLSI Circuits
door: Saxena, Prashant, et al.
Gepubliceerd in: (2020) -
Open Verification Methodology Cookbook
door: Glasser, Mark
Gepubliceerd in: (2020)