CMOS SRAM Circuit Design and Parametric Test in Nano-Scaled Technologies
সংরক্ষণ করুন:
প্রধান লেখক: | Pavlov, Andrei, Sachdev, Manoj |
---|---|
বিন্যাস: | গ্রন্থ |
ভাষা: | English |
প্রকাশিত: |
Springer Netherlands
2020
|
বিষয়গুলি: | |
অনলাইন ব্যবহার করুন: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/85224 |
ট্যাগগুলো: |
ট্যাগ যুক্ত করুন
কোনো ট্যাগ নেই, প্রথমজন হিসাবে ট্যাগ করুন!
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
অনুরূপ উপাদানগুলি
-
Defect-Oriented Testing for Nano-Metric CMOS VLSI Circuits
অনুযায়ী: Sachdev, Manoj, অন্যান্য
প্রকাশিত: (2020) -
ESD Protection Device and Circuit Design for Advanced CMOS Technologies
অনুযায়ী: Semenov, Oleg, অন্যান্য
প্রকাশিত: (2020) -
Embedded Memories for Nano-Scale VLSIs
অনুযায়ী: Zhang, Kevin
প্রকাশিত: (2020) -
Ultra-Low Voltage Nano-Scale Memories
অনুযায়ী: Itoh, Kiyoo, অন্যান্য
প্রকাশিত: (2020) -
Design for Manufacturability and Yield for Nano-Scale CMOS
অনুযায়ী: Chiang, Charles, অন্যান্য
প্রকাশিত: (2020)