CMOS SRAM Circuit Design and Parametric Test in Nano-Scaled Technologies
Uloženo v:
Hlavní autoři: | Pavlov, Andrei, Sachdev, Manoj |
---|---|
Médium: | Kniha |
Jazyk: | English |
Vydáno: |
Springer Netherlands
2020
|
Témata: | |
On-line přístup: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/85224 |
Tagy: |
Přidat tag
Žádné tagy, Buďte první, kdo otaguje tento záznam!
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
Podobné jednotky
-
Defect-Oriented Testing for Nano-Metric CMOS VLSI Circuits
Autor: Sachdev, Manoj, a další
Vydáno: (2020) -
ESD Protection Device and Circuit Design for Advanced CMOS Technologies
Autor: Semenov, Oleg, a další
Vydáno: (2020) -
Embedded Memories for Nano-Scale VLSIs
Autor: Zhang, Kevin
Vydáno: (2020) -
Ultra-Low Voltage Nano-Scale Memories
Autor: Itoh, Kiyoo, a další
Vydáno: (2020) -
Design for Manufacturability and Yield for Nano-Scale CMOS
Autor: Chiang, Charles, a další
Vydáno: (2020)