CMOS SRAM Circuit Design and Parametric Test in Nano-Scaled Technologies
Gespeichert in:
Hauptverfasser: | Pavlov, Andrei, Sachdev, Manoj |
---|---|
Format: | Buch |
Sprache: | English |
Veröffentlicht: |
Springer Netherlands
2020
|
Schlagworte: | |
Online Zugang: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/85224 |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
Ähnliche Einträge
-
Defect-Oriented Testing for Nano-Metric CMOS VLSI Circuits
von: Sachdev, Manoj, et al.
Veröffentlicht: (2020) -
ESD Protection Device and Circuit Design for Advanced CMOS Technologies
von: Semenov, Oleg, et al.
Veröffentlicht: (2020) -
Embedded Memories for Nano-Scale VLSIs
von: Zhang, Kevin
Veröffentlicht: (2020) -
Ultra-Low Voltage Nano-Scale Memories
von: Itoh, Kiyoo, et al.
Veröffentlicht: (2020) -
Design for Manufacturability and Yield for Nano-Scale CMOS
von: Chiang, Charles, et al.
Veröffentlicht: (2020)