CMOS SRAM Circuit Design and Parametric Test in Nano-Scaled Technologies
Gorde:
Egile Nagusiak: | Pavlov, Andrei, Sachdev, Manoj |
---|---|
Formatua: | Liburua |
Hizkuntza: | English |
Argitaratua: |
Springer Netherlands
2020
|
Gaiak: | |
Sarrera elektronikoa: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/85224 |
Etiketak: |
Etiketa erantsi
Etiketarik gabe, Izan zaitez lehena erregistro honi etiketa jartzen!
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
Antzeko izenburuak
-
Defect-Oriented Testing for Nano-Metric CMOS VLSI Circuits
nork: Sachdev, Manoj, et al.
Argitaratua: (2020) -
ESD Protection Device and Circuit Design for Advanced CMOS Technologies
nork: Semenov, Oleg, et al.
Argitaratua: (2020) -
Embedded Memories for Nano-Scale VLSIs
nork: Zhang, Kevin
Argitaratua: (2020) -
Ultra-Low Voltage Nano-Scale Memories
nork: Itoh, Kiyoo, et al.
Argitaratua: (2020) -
Design for Manufacturability and Yield for Nano-Scale CMOS
nork: Chiang, Charles, et al.
Argitaratua: (2020)