CMOS SRAM Circuit Design and Parametric Test in Nano-Scaled Technologies
Tallennettuna:
Päätekijät: | Pavlov, Andrei, Sachdev, Manoj |
---|---|
Aineistotyyppi: | Kirja |
Kieli: | English |
Julkaistu: |
Springer Netherlands
2020
|
Aiheet: | |
Linkit: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/85224 |
Tagit: |
Lisää tagi
Ei tageja, Lisää ensimmäinen tagi!
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
Samankaltaisia teoksia
-
Defect-Oriented Testing for Nano-Metric CMOS VLSI Circuits
Tekijä: Sachdev, Manoj, et al.
Julkaistu: (2020) -
ESD Protection Device and Circuit Design for Advanced CMOS Technologies
Tekijä: Semenov, Oleg, et al.
Julkaistu: (2020) -
Embedded Memories for Nano-Scale VLSIs
Tekijä: Zhang, Kevin
Julkaistu: (2020) -
Ultra-Low Voltage Nano-Scale Memories
Tekijä: Itoh, Kiyoo, et al.
Julkaistu: (2020) -
Design for Manufacturability and Yield for Nano-Scale CMOS
Tekijä: Chiang, Charles, et al.
Julkaistu: (2020)