CMOS SRAM Circuit Design and Parametric Test in Nano-Scaled Technologies
Enregistré dans:
Auteurs principaux: | Pavlov, Andrei, Sachdev, Manoj |
---|---|
Format: | Livre |
Langue: | English |
Publié: |
Springer Netherlands
2020
|
Sujets: | |
Accès en ligne: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/85224 |
Tags: |
Ajouter un tag
Pas de tags, Soyez le premier à ajouter un tag!
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
Documents similaires
-
Defect-Oriented Testing for Nano-Metric CMOS VLSI Circuits
par: Sachdev, Manoj, et autres
Publié: (2020) -
ESD Protection Device and Circuit Design for Advanced CMOS Technologies
par: Semenov, Oleg, et autres
Publié: (2020) -
Embedded Memories for Nano-Scale VLSIs
par: Zhang, Kevin
Publié: (2020) -
Ultra-Low Voltage Nano-Scale Memories
par: Itoh, Kiyoo, et autres
Publié: (2020) -
Design for Manufacturability and Yield for Nano-Scale CMOS
par: Chiang, Charles, et autres
Publié: (2020)