CMOS SRAM Circuit Design and Parametric Test in Nano-Scaled Technologies
में बचाया:
मुख्य लेखकों: | Pavlov, Andrei, Sachdev, Manoj |
---|---|
स्वरूप: | पुस्तक |
भाषा: | English |
प्रकाशित: |
Springer Netherlands
2020
|
विषय: | |
ऑनलाइन पहुंच: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/85224 |
टैग : |
टैग जोड़ें
कोई टैग नहीं, इस रिकॉर्ड को टैग करने वाले पहले व्यक्ति बनें!
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
समान संसाधन
-
Defect-Oriented Testing for Nano-Metric CMOS VLSI Circuits
द्वारा: Sachdev, Manoj, और अन्य
प्रकाशित: (2020) -
ESD Protection Device and Circuit Design for Advanced CMOS Technologies
द्वारा: Semenov, Oleg, और अन्य
प्रकाशित: (2020) -
Embedded Memories for Nano-Scale VLSIs
द्वारा: Zhang, Kevin
प्रकाशित: (2020) -
Ultra-Low Voltage Nano-Scale Memories
द्वारा: Itoh, Kiyoo, और अन्य
प्रकाशित: (2020) -
Design for Manufacturability and Yield for Nano-Scale CMOS
द्वारा: Chiang, Charles, और अन्य
प्रकाशित: (2020)