CMOS SRAM Circuit Design and Parametric Test in Nano-Scaled Technologies
Salvato in:
Autori principali: | Pavlov, Andrei, Sachdev, Manoj |
---|---|
Natura: | Libro |
Lingua: | English |
Pubblicazione: |
Springer Netherlands
2020
|
Soggetti: | |
Accesso online: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/85224 |
Tags: |
Aggiungi Tag
Nessun Tag, puoi essere il primo ad aggiungerne! !
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
Documenti analoghi
-
Defect-Oriented Testing for Nano-Metric CMOS VLSI Circuits
di: Sachdev, Manoj, et al.
Pubblicazione: (2020) -
ESD Protection Device and Circuit Design for Advanced CMOS Technologies
di: Semenov, Oleg, et al.
Pubblicazione: (2020) -
Embedded Memories for Nano-Scale VLSIs
di: Zhang, Kevin
Pubblicazione: (2020) -
Ultra-Low Voltage Nano-Scale Memories
di: Itoh, Kiyoo, et al.
Pubblicazione: (2020) -
Design for Manufacturability and Yield for Nano-Scale CMOS
di: Chiang, Charles, et al.
Pubblicazione: (2020)