CMOS SRAM Circuit Design and Parametric Test in Nano-Scaled Technologies
保存先:
主要な著者: | Pavlov, Andrei, Sachdev, Manoj |
---|---|
フォーマット: | 図書 |
言語: | English |
出版事項: |
Springer Netherlands
2020
|
主題: | |
オンライン・アクセス: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/85224 |
タグ: |
タグ追加
タグなし, このレコードへの初めてのタグを付けませんか!
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
類似資料
-
Defect-Oriented Testing for Nano-Metric CMOS VLSI Circuits
著者:: Sachdev, Manoj, 等
出版事項: (2020) -
ESD Protection Device and Circuit Design for Advanced CMOS Technologies
著者:: Semenov, Oleg, 等
出版事項: (2020) -
Embedded Memories for Nano-Scale VLSIs
著者:: Zhang, Kevin
出版事項: (2020) -
Ultra-Low Voltage Nano-Scale Memories
著者:: Itoh, Kiyoo, 等
出版事項: (2020) -
Design for Manufacturability and Yield for Nano-Scale CMOS
著者:: Chiang, Charles, 等
出版事項: (2020)