CMOS SRAM Circuit Design and Parametric Test in Nano-Scaled Technologies
Zapisane w:
Główni autorzy: | Pavlov, Andrei, Sachdev, Manoj |
---|---|
Format: | Książka |
Język: | English |
Wydane: |
Springer Netherlands
2020
|
Hasła przedmiotowe: | |
Dostęp online: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/85224 |
Etykiety: |
Dodaj etykietę
Nie ma etykietki, Dołącz pierwszą etykiete!
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
Podobne zapisy
-
Defect-Oriented Testing for Nano-Metric CMOS VLSI Circuits
od: Sachdev, Manoj, i wsp.
Wydane: (2020) -
ESD Protection Device and Circuit Design for Advanced CMOS Technologies
od: Semenov, Oleg, i wsp.
Wydane: (2020) -
Embedded Memories for Nano-Scale VLSIs
od: Zhang, Kevin
Wydane: (2020) -
Ultra-Low Voltage Nano-Scale Memories
od: Itoh, Kiyoo, i wsp.
Wydane: (2020) -
Design for Manufacturability and Yield for Nano-Scale CMOS
od: Chiang, Charles, i wsp.
Wydane: (2020)