CMOS SRAM Circuit Design and Parametric Test in Nano-Scaled Technologies
Na minha lista:
Những tác giả chính: | Pavlov, Andrei, Sachdev, Manoj |
---|---|
Formato: | Livro |
Idioma: | English |
Publicado em: |
Springer Netherlands
2020
|
Assuntos: | |
Acesso em linha: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/85224 |
Tags: |
Adicionar Tag
Sem tags, seja o primeiro a adicionar uma tag!
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
Registos relacionados
-
Defect-Oriented Testing for Nano-Metric CMOS VLSI Circuits
Por: Sachdev, Manoj, et al.
Publicado em: (2020) -
ESD Protection Device and Circuit Design for Advanced CMOS Technologies
Por: Semenov, Oleg, et al.
Publicado em: (2020) -
Embedded Memories for Nano-Scale VLSIs
Por: Zhang, Kevin
Publicado em: (2020) -
Ultra-Low Voltage Nano-Scale Memories
Por: Itoh, Kiyoo, et al.
Publicado em: (2020) -
Design for Manufacturability and Yield for Nano-Scale CMOS
Por: Chiang, Charles, et al.
Publicado em: (2020)