CMOS SRAM Circuit Design and Parametric Test in Nano-Scaled Technologies
Сохранить в:
Главные авторы: | Pavlov, Andrei, Sachdev, Manoj |
---|---|
Формат: | |
Язык: | English |
Опубликовано: |
Springer Netherlands
2020
|
Предметы: | |
Online-ссылка: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/85224 |
Метки: |
Добавить метку
Нет меток, Требуется 1-ая метка записи!
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
Схожие документы
-
Defect-Oriented Testing for Nano-Metric CMOS VLSI Circuits
по: Sachdev, Manoj, et al.
Опубликовано: (2020) -
ESD Protection Device and Circuit Design for Advanced CMOS Technologies
по: Semenov, Oleg, et al.
Опубликовано: (2020) -
Embedded Memories for Nano-Scale VLSIs
по: Zhang, Kevin
Опубликовано: (2020) -
Ultra-Low Voltage Nano-Scale Memories
по: Itoh, Kiyoo, et al.
Опубликовано: (2020) -
Design for Manufacturability and Yield for Nano-Scale CMOS
по: Chiang, Charles, et al.
Опубликовано: (2020)