Automatic Analog IC Sizing and Optimization Constrained with PVT Corners and Layout Effects
Đã lưu trong:
Những tác giả chính: | Lourenço, Nuno, Martins, Ricardo, Horta, Nuno |
---|---|
Định dạng: | Sách |
Ngôn ngữ: | English |
Được phát hành: |
Springer International Publishing
2020
|
Những chủ đề: | |
Truy cập trực tuyến: | http://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/85690 |
Các nhãn: |
Thêm thẻ
Không có thẻ, Là người đầu tiên thẻ bản ghi này!
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
Những quyển sách tương tự
-
Analog Integrated Circuit Design Automation
Bỡi: Martins, Ricardo, et al.
Được phát hành: (2020) -
Yield-Aware Analog IC Design and Optimization in Nanometer-scale Technologies. 1st ed.
Bỡi: Canelas, António Manuel Lourenço, et al.
Được phát hành: (2020) -
Structured Analog CMOS Design
Bỡi: Stefanovic, Danica, et al.
Được phát hành: (2020) -
High-Level Modeling and Synthesis of Analog Integrated Systems
Bỡi: Martens, Ewout S. J., et al.
Được phát hành: (2020) -
Automatic Methods for the Refinement of System Models
Bỡi: Seiter, Julia, et al.
Được phát hành: (2020)