New Data Structures and Algorithms for Logic Synthesis and Verification
שמור ב:
מחבר ראשי: | Amaru, Luca Gaetano |
---|---|
פורמט: | ספר |
שפה: | English |
יצא לאור: |
Springer International Publishing
2020
|
נושאים: | |
גישה מקוונת: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/85724 |
תגים: |
הוספת תג
אין תגיות, היה/י הראשונ/ה לתייג את הרשומה!
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
פריטים דומים
-
ASIC/SoC Functional Design Verification. 1st ed. 2018
מאת: Mehta, Ashok B.
יצא לאור: (2020) -
Introduction to Logic Circuits & Logic Design with VHDL
מאת: LaMeres, Brock J.
יצא לאור: (2020) -
Introduction to Logic Circuits & Logic Design with Verilog
מאת: LaMeres, Brock J.
יצא לאור: (2020) -
High-Level Synthesis
מאת: Coussy, Philippe, et al.
יצא לאור: (2020) -
Introduction to Logic Circuits & Logic Design with VHDL . 2nd ed.
מאת: LaMeres, Brock J.
יצא לאור: (2020)