Formal Verification of Simulink/Stateflow Diagrams
Gespeichert in:
Hauptverfasser: | Zhan, Naijun, Wang, Shuling, Zhao, Hengjun |
---|---|
Format: | Buch |
Sprache: | English |
Veröffentlicht: |
Springer International Publishing
2020
|
Schlagworte: | |
Online Zugang: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/85873 |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
Ähnliche Einträge
-
Formal System Verification. 1st ed. 2018
von: Drechsler, Rolf
Veröffentlicht: (2020) -
Invasive Computing for Mapping Parallel Programs to Many-Core Architectures. 1st ed. 2018
von: Weichslgartner, Andreas, et al.
Veröffentlicht: (2020) -
Energy-Efficient Smart Temperature Sensors in CMOS Technology. 1st ed. 2018
von: Souri, Kamran, et al.
Veröffentlicht: (2020) -
Neuro-inspired Computing Using Resistive Synaptic Devices
von: Yu, Shimeng
Veröffentlicht: (2020) -
Circadian Rhythms for Future Resilient Electronic Systems
von: Guo, Xinfei, et al.
Veröffentlicht: (2020)