Formal Verification of Simulink/Stateflow Diagrams
Salvato in:
Autori principali: | Zhan, Naijun, Wang, Shuling, Zhao, Hengjun |
---|---|
Natura: | Libro |
Lingua: | English |
Pubblicazione: |
Springer International Publishing
2020
|
Soggetti: | |
Accesso online: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/85873 |
Tags: |
Aggiungi Tag
Nessun Tag, puoi essere il primo ad aggiungerne! !
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
Documenti analoghi
-
Formal System Verification. 1st ed. 2018
di: Drechsler, Rolf
Pubblicazione: (2020) -
Invasive Computing for Mapping Parallel Programs to Many-Core Architectures. 1st ed. 2018
di: Weichslgartner, Andreas, et al.
Pubblicazione: (2020) -
Energy-Efficient Smart Temperature Sensors in CMOS Technology. 1st ed. 2018
di: Souri, Kamran, et al.
Pubblicazione: (2020) -
Neuro-inspired Computing Using Resistive Synaptic Devices
di: Yu, Shimeng
Pubblicazione: (2020) -
Circadian Rhythms for Future Resilient Electronic Systems
di: Guo, Xinfei, et al.
Pubblicazione: (2020)