Formal Verification of Simulink/Stateflow Diagrams
Na minha lista:
Principais autores: | Zhan, Naijun, Wang, Shuling, Zhao, Hengjun |
---|---|
Formato: | Livro |
Idioma: | English |
Publicado em: |
Springer International Publishing
2020
|
Assuntos: | |
Acesso em linha: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/85873 |
Tags: |
Adicionar Tag
Sem tags, seja o primeiro a adicionar uma tag!
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
Registros relacionados
-
Formal System Verification. 1st ed. 2018
por: Drechsler, Rolf
Publicado em: (2020) -
Invasive Computing for Mapping Parallel Programs to Many-Core Architectures. 1st ed. 2018
por: Weichslgartner, Andreas, et al.
Publicado em: (2020) -
Energy-Efficient Smart Temperature Sensors in CMOS Technology. 1st ed. 2018
por: Souri, Kamran, et al.
Publicado em: (2020) -
Neuro-inspired Computing Using Resistive Synaptic Devices
por: Yu, Shimeng
Publicado em: (2020) -
Circadian Rhythms for Future Resilient Electronic Systems
por: Guo, Xinfei, et al.
Publicado em: (2020)