Formal Verification of Simulink/Stateflow Diagrams
Сохранить в:
Главные авторы: | Zhan, Naijun, Wang, Shuling, Zhao, Hengjun |
---|---|
Формат: | |
Язык: | English |
Опубликовано: |
Springer International Publishing
2020
|
Предметы: | |
Online-ссылка: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/85873 |
Метки: |
Добавить метку
Нет меток, Требуется 1-ая метка записи!
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
Схожие документы
-
Formal System Verification. 1st ed. 2018
по: Drechsler, Rolf
Опубликовано: (2020) -
Invasive Computing for Mapping Parallel Programs to Many-Core Architectures. 1st ed. 2018
по: Weichslgartner, Andreas, et al.
Опубликовано: (2020) -
Energy-Efficient Smart Temperature Sensors in CMOS Technology. 1st ed. 2018
по: Souri, Kamran, et al.
Опубликовано: (2020) -
Neuro-inspired Computing Using Resistive Synaptic Devices
по: Yu, Shimeng
Опубликовано: (2020) -
Circadian Rhythms for Future Resilient Electronic Systems
по: Guo, Xinfei, et al.
Опубликовано: (2020)