High Performance VLSI Architectures for QC-LDPC Codes in 5G Communications
Chapter1. Introduction; Chapter 2. Background and Fundamentals; Chapter 3. Low-Complexity Multi-Way Split-Row Layered LDPC Decoder for Gigabit Wireless Communications; ...
Tallennettuna:
| Päätekijä: | Nguyen Thi Bao Tram |
|---|---|
| Kieli: | eng |
| Julkaistu: |
Inha University
|
| Linkit: | https://dlib.udn.vn/module/chi-tiet-sach?RecordID=2892 |
| Tagit: |
Lisää tagi
Ei tageja, Lisää ensimmäinen tagi!
|
| Thư viện lưu trữ: | Trung tâm Công nghệ thông tin và Học liệu số, Đại học Đà Nẵng |
|---|
Samankaltaisia teoksia
-
LDPC Coded Modulations
Tekijä: Franceschini, Michele, et al.
Julkaistu: (2020) -
VLSI test principles and architectures :
Julkaistu: (2006) -
High-performance Packet Switching Architectures
Tekijä: Elhanany, Itamar, et al.
Julkaistu: (2020) -
High Performance Embedded Architectures and Compilers
Tekijä: Bosschere, Koen De, et al.
Julkaistu: (2020) -
High Performance Embedded Architectures and Compilers
Julkaistu: (2020)