High Performance VLSI Architectures for QC-LDPC Codes in 5G Communications
Chapter1. Introduction; Chapter 2. Background and Fundamentals; Chapter 3. Low-Complexity Multi-Way Split-Row Layered LDPC Decoder for Gigabit Wireless Communications; ...
שמור ב:
| מחבר ראשי: | Nguyen Thi Bao Tram |
|---|---|
| שפה: | eng |
| יצא לאור: |
Inha University
|
| גישה מקוונת: | https://dlib.udn.vn/module/chi-tiet-sach?RecordID=2892 |
| תגים: |
הוספת תג
אין תגיות, היה/י הראשונ/ה לתייג את הרשומה!
|
| Thư viện lưu trữ: | Trung tâm Công nghệ thông tin và Học liệu số, Đại học Đà Nẵng |
|---|
פריטים דומים
-
LDPC Coded Modulations
מאת: Franceschini, Michele, et al.
יצא לאור: (2020) -
VLSI test principles and architectures :
יצא לאור: (2006) -
High-performance Packet Switching Architectures
מאת: Elhanany, Itamar, et al.
יצא לאור: (2020) -
High Performance Embedded Architectures and Compilers
מאת: Bosschere, Koen De, et al.
יצא לאור: (2020) -
High Performance Embedded Architectures and Compilers
יצא לאור: (2020)