Thiết kế bộ điều biến vi tích phân bậc 3, tỷ số tín hiệu trên nhiễu đạt 110 dB và tỷ lệ quá lấy mẫu 512 cho chip ADC 24-bit ở công nghệ CMOS 130nm
Đã lưu trong:
| Những tác giả chính: | , , |
|---|---|
| Định dạng: | Bài viết |
| Ngôn ngữ: | Vietnamese |
| Được phát hành: |
2024
|
| Những chủ đề: | |
| Truy cập trực tuyến: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/231679 |
| Các nhãn: |
Thêm thẻ
Không có thẻ, Là người đầu tiên thẻ bản ghi này!
|
| Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
|---|
| id |
oai:scholar.dlu.edu.vn:DLU123456789-231679 |
|---|---|
| record_format |
dspace |
| spelling |
oai:scholar.dlu.edu.vn:DLU123456789-2316792024-09-02T09:37:48Z Thiết kế bộ điều biến vi tích phân bậc 3, tỷ số tín hiệu trên nhiễu đạt 110 dB và tỷ lệ quá lấy mẫu 512 cho chip ADC 24-bit ở công nghệ CMOS 130nm Hồ, Quang Tây Ngô, Thị Thu Nga Đoàn, Duy Khoa học Công nghệ Việt Nam 2024-09-02T07:00:15Z 2024-09-02T07:00:15Z 2016 Article https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/231679 vi Khoa học Công nghệ Việt Nam - 2016 - no.2 - tr.9-13 - ISSN.1859-4794 application/pdf |
| institution |
Thư viện Trường Đại học Đà Lạt |
| collection |
Thư viện số |
| language |
Vietnamese |
| topic |
Khoa học Công nghệ Việt Nam |
| spellingShingle |
Khoa học Công nghệ Việt Nam Hồ, Quang Tây Ngô, Thị Thu Nga Đoàn, Duy Thiết kế bộ điều biến vi tích phân bậc 3, tỷ số tín hiệu trên nhiễu đạt 110 dB và tỷ lệ quá lấy mẫu 512 cho chip ADC 24-bit ở công nghệ CMOS 130nm |
| format |
Article |
| author |
Hồ, Quang Tây Ngô, Thị Thu Nga Đoàn, Duy |
| author_facet |
Hồ, Quang Tây Ngô, Thị Thu Nga Đoàn, Duy |
| author_sort |
Hồ, Quang Tây |
| title |
Thiết kế bộ điều biến vi tích phân bậc 3, tỷ số tín hiệu trên nhiễu đạt 110 dB và tỷ lệ quá lấy mẫu 512 cho chip ADC 24-bit ở công nghệ CMOS 130nm |
| title_short |
Thiết kế bộ điều biến vi tích phân bậc 3, tỷ số tín hiệu trên nhiễu đạt 110 dB và tỷ lệ quá lấy mẫu 512 cho chip ADC 24-bit ở công nghệ CMOS 130nm |
| title_full |
Thiết kế bộ điều biến vi tích phân bậc 3, tỷ số tín hiệu trên nhiễu đạt 110 dB và tỷ lệ quá lấy mẫu 512 cho chip ADC 24-bit ở công nghệ CMOS 130nm |
| title_fullStr |
Thiết kế bộ điều biến vi tích phân bậc 3, tỷ số tín hiệu trên nhiễu đạt 110 dB và tỷ lệ quá lấy mẫu 512 cho chip ADC 24-bit ở công nghệ CMOS 130nm |
| title_full_unstemmed |
Thiết kế bộ điều biến vi tích phân bậc 3, tỷ số tín hiệu trên nhiễu đạt 110 dB và tỷ lệ quá lấy mẫu 512 cho chip ADC 24-bit ở công nghệ CMOS 130nm |
| title_sort |
thiết kế bộ điều biến vi tích phân bậc 3, tỷ số tín hiệu trên nhiễu đạt 110 db và tỷ lệ quá lấy mẫu 512 cho chip adc 24-bit ở công nghệ cmos 130nm |
| publishDate |
2024 |
| url |
https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/231679 |
| _version_ |
1819799597341474816 |