Thiết kế bộ điều biến vi tích phân bậc 3, tỷ số tín hiệu trên nhiễu đạt 110 dB và tỷ lệ quá lấy mẫu 512 cho chip ADC 24-bit ở công nghệ CMOS 130nm

Những quyển sách tương tự

• Low-Power High-Speed ADCs for Nanometer CMOS Integration
  Bỡi: Cao, Zhiheng, et al.
  Được phát hành: (2020)
• CMOS Multichannel Single-Chip Receivers for Multi-Gigabit Optical Data Communications
  Bỡi: Muller, Paul, et al.
  Được phát hành: (2020)
• CMOS Single Chip Fast Frequency Hopping Synthesizers for Wireless Multi-Gigahertz Applications
  Bỡi: Bourdi, Taoufik, et al.
  Được phát hành: (2020)
• CMOS Readout Chips for Implantable Multimodal Smart Biosensors. 1st ed. 2018
  Bỡi: Nawito, Moustafa
  Được phát hành: (2020)
• Phân tích hiệu năng của các thiết kế sram trên công nghệ tsmc 90nm CMOS
  Bỡi: Phạm, Văn Khoa, et al.
  Được phát hành: (2023)