Thiết kế bộ điều biến vi tích phân bậc 3, tỷ số tín hiệu trên nhiễu đạt 110 dB và tỷ lệ quá lấy mẫu 512 cho chip ADC 24-bit ở công nghệ CMOS 130nm

Đã lưu trong:
Chi tiết về thư mục
Những tác giả chính: Hồ, Quang Tây, Ngô, Thị Thu Nga, Đoàn, Duy
Định dạng: Bài viết
Ngôn ngữ:Vietnamese
Được phát hành: 2024
Những chủ đề:
Truy cập trực tuyến:https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/231679
Các nhãn: Thêm thẻ
Không có thẻ, Là người đầu tiên thẻ bản ghi này!
Thư viện lưu trữ: Thư viện Trường Đại học Đà Lạt

Những quyển sách tương tự