Thiết kế bộ điều biến vi tích phân bậc 3, tỷ số tín hiệu trên nhiễu đạt 110 dB và tỷ lệ quá lấy mẫu 512 cho chip ADC 24-bit ở công nghệ CMOS 130nm
Đã lưu trong:
Những tác giả chính: | Hồ, Quang Tây, Ngô, Thị Thu Nga, Đoàn, Duy |
---|---|
Định dạng: | Bài viết |
Ngôn ngữ: | Vietnamese |
Được phát hành: |
2024
|
Những chủ đề: | |
Truy cập trực tuyến: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/231679 |
Các nhãn: |
Thêm thẻ
Không có thẻ, Là người đầu tiên thẻ bản ghi này!
|
Thư viện lưu trữ: | Thư viện Trường Đại học Đà Lạt |
---|
Những quyển sách tương tự
-
Low-Power High-Speed ADCs for Nanometer CMOS Integration
Bỡi: Cao, Zhiheng, et al.
Được phát hành: (2020) -
Thiết kế nguồn điện áp tham chiếu Bandgap công suất thấp sử dụng công nghệ CMOS 28nm = Designing low-power bandgap reference voltage supply using the cmos 28nm technology
Bỡi: Nguyễn, Đức Huy, et al.
Được phát hành: (2023) -
CMOS Integrated Lab-on-a-chip System for Personalized Biomedical Diagnosis
Bỡi: Yu
Được phát hành: (2020) -
CMOS Multichannel Single-Chip Receivers for Multi-Gigabit Optical Data Communications
Bỡi: Muller, Paul, et al.
Được phát hành: (2020) -
FAO fisheries report N.512 supp
Bỡi: IPFC
Được phát hành: (1995)