Phase-locked loop synthesizer simulation
Phase locked loops (PLLs) are electronic circuits that ensure that a communications signal stays locked on a given frequency. Their design is crucial to the workings of wireless communications systems. Virtually all transceivers use PLLs to synthesize the stable, high frequency oscillations necessar...
Salvato in:
Autore principale: | Bianchi, Giovanni |
---|---|
Natura: | Libro |
Lingua: | Undetermined |
Pubblicazione: |
New York
McGraw-Hill
2005
|
Soggetti: | |
Tags: |
Aggiungi Tag
Nessun Tag, puoi essere il primo ad aggiungerne! !
|
Thư viện lưu trữ: | Trung tâm Học liệu Trường Đại học Cần Thơ |
---|
Documenti analoghi
-
Phase-locked loop synthesizer simulation /
di: Bianchi, Giovanni.
Pubblicazione: (2005) -
Phase-locked loop synthesizer simulation
di: Bianchi, Giovanni
Pubblicazione: (2005) -
A Digital Phase Locked Loop based Signal and Symbol Recovery System for Wireless Channel
di: Purkayastha, Basab Bijoy, et al.
Pubblicazione: (2015) -
Phase-locked loop synthesizer simulation
di: Bianchi, Giovanni.
Pubblicazione: (2005) -
Catalytic enantioselective strecker reactions and analogous syntheses /
di: Groger, Harald.