High Performance VLSI Architectures for QC-LDPC Codes in 5G Communications
Chapter1. Introduction; Chapter 2. Background and Fundamentals; Chapter 3. Low-Complexity Multi-Way Split-Row Layered LDPC Decoder for Gigabit Wireless Communications; ...
محفوظ في:
| المؤلف الرئيسي: | Nguyen Thi Bao Tram |
|---|---|
| اللغة: | eng |
| منشور في: |
Inha University
|
| الوصول للمادة أونلاين: | https://dlib.udn.vn/module/chi-tiet-sach?RecordID=2892 |
| الوسوم: |
إضافة وسم
لا توجد وسوم, كن أول من يضع وسما على هذه التسجيلة!
|
| Thư viện lưu trữ: | Trung tâm Công nghệ thông tin và Học liệu số, Đại học Đà Nẵng |
|---|
مواد مشابهة
-
LDPC Coded Modulations
بواسطة: Franceschini, Michele, وآخرون
منشور في: (2020) -
VLSI test principles and architectures :
منشور في: (2006) -
High-performance Packet Switching Architectures
بواسطة: Elhanany, Itamar, وآخرون
منشور في: (2020) -
High Performance Embedded Architectures and Compilers
بواسطة: Bosschere, Koen De, وآخرون
منشور في: (2020) -
High Performance Embedded Architectures and Compilers
منشور في: (2020)