High Performance VLSI Architectures for QC-LDPC Codes in 5G Communications
Chapter1. Introduction; Chapter 2. Background and Fundamentals; Chapter 3. Low-Complexity Multi-Way Split-Row Layered LDPC Decoder for Gigabit Wireless Communications; ...
সংরক্ষণ করুন:
| প্রধান লেখক: | Nguyen Thi Bao Tram |
|---|---|
| ভাষা: | eng |
| প্রকাশিত: |
Inha University
|
| অনলাইন ব্যবহার করুন: | https://dlib.udn.vn/module/chi-tiet-sach?RecordID=2892 |
| ট্যাগগুলো: |
ট্যাগ যুক্ত করুন
কোনো ট্যাগ নেই, প্রথমজন হিসাবে ট্যাগ করুন!
|
| Thư viện lưu trữ: | Trung tâm Công nghệ thông tin và Học liệu số, Đại học Đà Nẵng |
|---|
অনুরূপ উপাদানগুলি
অনুরূপ উপাদানগুলি
-
LDPC Coded Modulations
অনুযায়ী: Franceschini, Michele, অন্যান্য
প্রকাশিত: (2020) -
VLSI test principles and architectures :
প্রকাশিত: (2006) -
High-performance Packet Switching Architectures
অনুযায়ী: Elhanany, Itamar, অন্যান্য
প্রকাশিত: (2020) -
High Performance Embedded Architectures and Compilers
অনুযায়ী: Bosschere, Koen De, অন্যান্য
প্রকাশিত: (2020) -
High Performance Embedded Architectures and Compilers
প্রকাশিত: (2020)