High Performance VLSI Architectures for QC-LDPC Codes in 5G Communications
Chapter1. Introduction; Chapter 2. Background and Fundamentals; Chapter 3. Low-Complexity Multi-Way Split-Row Layered LDPC Decoder for Gigabit Wireless Communications; ...
Αποθηκεύτηκε σε:
| Κύριος συγγραφέας: | Nguyen Thi Bao Tram |
|---|---|
| Γλώσσα: | eng |
| Έκδοση: |
Inha University
|
| Διαθέσιμο Online: | https://dlib.udn.vn/module/chi-tiet-sach?RecordID=2892 |
| Ετικέτες: |
Προσθήκη ετικέτας
Δεν υπάρχουν, Καταχωρήστε ετικέτα πρώτοι!
|
| Thư viện lưu trữ: | Trung tâm Công nghệ thông tin và Học liệu số, Đại học Đà Nẵng |
|---|
Παρόμοια τεκμήρια
-
LDPC Coded Modulations
ανά: Franceschini, Michele, κ.ά.
Έκδοση: (2020) -
VLSI test principles and architectures :
Έκδοση: (2006) -
High-performance Packet Switching Architectures
ανά: Elhanany, Itamar, κ.ά.
Έκδοση: (2020) -
High Performance Embedded Architectures and Compilers
ανά: Bosschere, Koen De, κ.ά.
Έκδοση: (2020) -
High Performance Embedded Architectures and Compilers
Έκδοση: (2020)