High Performance VLSI Architectures for QC-LDPC Codes in 5G Communications
Chapter1. Introduction; Chapter 2. Background and Fundamentals; Chapter 3. Low-Complexity Multi-Way Split-Row Layered LDPC Decoder for Gigabit Wireless Communications; ...
में बचाया:
| मुख्य लेखक: | Nguyen Thi Bao Tram |
|---|---|
| भाषा: | eng |
| प्रकाशित: |
Inha University
|
| ऑनलाइन पहुंच: | https://dlib.udn.vn/module/chi-tiet-sach?RecordID=2892 |
| टैग : |
टैग जोड़ें
कोई टैग नहीं, इस रिकॉर्ड को टैग करने वाले पहले व्यक्ति बनें!
|
| Thư viện lưu trữ: | Trung tâm Công nghệ thông tin và Học liệu số, Đại học Đà Nẵng |
|---|
समान संसाधन
-
LDPC Coded Modulations
द्वारा: Franceschini, Michele, और अन्य
प्रकाशित: (2020) -
VLSI test principles and architectures :
प्रकाशित: (2006) -
High-performance Packet Switching Architectures
द्वारा: Elhanany, Itamar, और अन्य
प्रकाशित: (2020) -
High Performance Embedded Architectures and Compilers
द्वारा: Bosschere, Koen De, और अन्य
प्रकाशित: (2020) -
High Performance Embedded Architectures and Compilers
प्रकाशित: (2020)