High Performance VLSI Architectures for QC-LDPC Codes in 5G Communications
Chapter1. Introduction; Chapter 2. Background and Fundamentals; Chapter 3. Low-Complexity Multi-Way Split-Row Layered LDPC Decoder for Gigabit Wireless Communications; ...
Salvato in:
| Autore principale: | Nguyen Thi Bao Tram |
|---|---|
| Lingua: | eng |
| Pubblicazione: |
Inha University
|
| Accesso online: | https://dlib.udn.vn/module/chi-tiet-sach?RecordID=2892 |
| Tags: |
Aggiungi Tag
Nessun Tag, puoi essere il primo ad aggiungerne! !
|
| Thư viện lưu trữ: | Trung tâm Công nghệ thông tin và Học liệu số, Đại học Đà Nẵng |
|---|
Documenti analoghi
-
LDPC Coded Modulations
di: Franceschini, Michele, et al.
Pubblicazione: (2020) -
VLSI test principles and architectures :
Pubblicazione: (2006) -
High-performance Packet Switching Architectures
di: Elhanany, Itamar, et al.
Pubblicazione: (2020) -
High Performance Embedded Architectures and Compilers
di: Bosschere, Koen De, et al.
Pubblicazione: (2020) -
High Performance Embedded Architectures and Compilers
Pubblicazione: (2020)