High Performance VLSI Architectures for QC-LDPC Codes in 5G Communications
Chapter1. Introduction; Chapter 2. Background and Fundamentals; Chapter 3. Low-Complexity Multi-Way Split-Row Layered LDPC Decoder for Gigabit Wireless Communications; ...
Bewaard in:
| Hoofdauteur: | Nguyen Thi Bao Tram |
|---|---|
| Taal: | eng |
| Gepubliceerd in: |
Inha University
|
| Online toegang: | https://dlib.udn.vn/module/chi-tiet-sach?RecordID=2892 |
| Tags: |
Voeg label toe
Geen labels, Wees de eerste die dit record labelt!
|
| Thư viện lưu trữ: | Trung tâm Công nghệ thông tin và Học liệu số, Đại học Đà Nẵng |
|---|
Gelijkaardige items
-
LDPC Coded Modulations
door: Franceschini, Michele, et al.
Gepubliceerd in: (2020) -
VLSI test principles and architectures :
Gepubliceerd in: (2006) -
High-performance Packet Switching Architectures
door: Elhanany, Itamar, et al.
Gepubliceerd in: (2020) -
High Performance Embedded Architectures and Compilers
door: Bosschere, Koen De, et al.
Gepubliceerd in: (2020) -
High Performance Embedded Architectures and Compilers
Gepubliceerd in: (2020)