SVA: The Power of Assertions in System Verilog

This book is the result of the deep involvement of the authors in the development of EDA tools, SystemVerilog Assertion standardization, and many years of practical experience. One of the goals of this book is to expose the oral knowhow circulated among design and verification engineers which has...

Mô tả đầy đủ

Đã lưu trong:
Chi tiết về thư mục
Những tác giả chính: Cerny, Eduard, Dudani, Surrendra, Havlicek, John, Korchemny, Dmitry
Định dạng: Sách
Ngôn ngữ:English
Được phát hành: Springer 2015
Những chủ đề:
Truy cập trực tuyến:https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/56811
Các nhãn: Thêm thẻ
Không có thẻ, Là người đầu tiên thẻ bản ghi này!
Thư viện lưu trữ: Thư viện Trường Đại học Đà Lạt

Những quyển sách tương tự