Applied formal verification
Formal verification is a powerful new digital design method. In this cutting-edge tutorial, two of the field's best known authors team up to show designers how to efficiently apply Formal Verification, along with hardware description languages like Verilog and VHDL, to more efficiently solve re...
Salvato in:
| Autore principale: | Perry, Douglas L. |
|---|---|
| Natura: | Libro |
| Lingua: | Undetermined |
| Pubblicazione: |
New York
McGraw-Hill
2005
|
| Soggetti: | |
| Tags: |
Aggiungi Tag
Nessun Tag, puoi essere il primo ad aggiungerne! !
|
| Thư viện lưu trữ: | Trung tâm Học liệu Trường Đại học Cần Thơ |
|---|
Documenti analoghi
-
Counterfeit Integrated Circuits:
Detection and Avoidance
di: Tehranipoor, Mark, et al.
Pubblicazione: (2015) -
Formal Verification of Simulink/Stateflow Diagrams
di: Zhan, Naijun, et al.
Pubblicazione: (2020) -
Comprehensive functional verification the complete industry cycle
di: Wile, Bruce
Pubblicazione: (2005) -
Microelectronic circuits
di: Sedra, Adel S.
Pubblicazione: (1987) -
Microelectronic circuits
di: Sedra, Adel S.
Pubblicazione: (2004)