Applied formal verification
Formal verification is a powerful new digital design method. In this cutting-edge tutorial, two of the field's best known authors team up to show designers how to efficiently apply Formal Verification, along with hardware description languages like Verilog and VHDL, to more efficiently solve re...
Tallennettuna:
Päätekijä: | Perry, Douglas L. |
---|---|
Aineistotyyppi: | Kirja |
Kieli: | Undetermined |
Julkaistu: |
New York
McGraw-Hill
2005
|
Aiheet: | |
Tagit: |
Lisää tagi
Ei tageja, Lisää ensimmäinen tagi!
|
Thư viện lưu trữ: | Trung tâm Học liệu Trường Đại học Cần Thơ |
---|
Samankaltaisia teoksia
-
Counterfeit Integrated Circuits:
Detection and Avoidance
Tekijä: Tehranipoor, Mark, et al.
Julkaistu: (2015) -
Formal Verification of Simulink/Stateflow Diagrams
Tekijä: Zhan, Naijun, et al.
Julkaistu: (2020) -
Comprehensive functional verification the complete industry cycle
Tekijä: Wile, Bruce
Julkaistu: (2005) -
An introduction to mixed-signal IC test and measurement
Tekijä: Mark Burns
Julkaistu: (2001) -
Microelectronic circuits
Tekijä: Sedra, Adel S.
Julkaistu: (1987)