Applied formal verification

Formal verification is a powerful new digital design method. In this cutting-edge tutorial, two of the field's best known authors team up to show designers how to efficiently apply Formal Verification, along with hardware description languages like Verilog and VHDL, to more efficiently solve re...

תיאור מלא

שמור ב:
מידע ביבליוגרפי
מחבר ראשי: Perry, Douglas L.
פורמט: ספר
שפה:Undetermined
יצא לאור: New York McGraw-Hill 2005
נושאים:
תגים: הוספת תג
אין תגיות, היה/י הראשונ/ה לתייג את הרשומה!
Thư viện lưu trữ: Trung tâm Học liệu Trường Đại học Cần Thơ

פריטים דומים