Verification techniques for system-level design
This book will explain how to verify SoC logic designs using "formal" and "semi-formal" verification techniques. The critical issue to be addressed is whether the functionality of the design is the one that the designers intended. Simulation has been used for checking the correct...
Đã lưu trong:
Tác giả chính: | Fujita, Masahiro |
---|---|
Định dạng: | Sách |
Ngôn ngữ: | Undetermined |
Được phát hành: |
Amsterdam
Morgan Kaufmann Publishers
2008
|
Những chủ đề: | |
Các nhãn: |
Thêm thẻ
Không có thẻ, Là người đầu tiên thẻ bản ghi này!
|
Thư viện lưu trữ: | Trung tâm Học liệu Trường Đại học Cần Thơ |
---|
Những quyển sách tương tự
-
ESL design and verification :
Bỡi: Bailey, Brian
Được phát hành: (2007) -
Applied formal verification
Bỡi: Perry, Douglas L.
Được phát hành: (2005) -
Comprehensive functional verification the complete industry cycle
Bỡi: Wile, Bruce
Được phát hành: (2005) -
Counterfeit Integrated Circuits:
Detection and Avoidance
Bỡi: Tehranipoor, Mark, et al.
Được phát hành: (2015) -
On-chip communication architectures : system on chip interconnect
Bỡi: Pasricha, Sudeep
Được phát hành: (2008)