Verification techniques for system-level design
This book will explain how to verify SoC logic designs using "formal" and "semi-formal" verification techniques. The critical issue to be addressed is whether the functionality of the design is the one that the designers intended. Simulation has been used for checking the correct...
Tallennettuna:
| Päätekijä: | Fujita, Masahiro |
|---|---|
| Aineistotyyppi: | Kirja |
| Kieli: | Undetermined |
| Julkaistu: |
Amsterdam
Morgan Kaufmann Publishers
2008
|
| Aiheet: | |
| Tagit: |
Lisää tagi
Ei tageja, Lisää ensimmäinen tagi!
|
| Thư viện lưu trữ: | Trung tâm Học liệu Trường Đại học Cần Thơ |
|---|
Samankaltaisia teoksia
-
ESL design and verification :
Tekijä: Bailey, Brian
Julkaistu: (2007) -
Applied formal verification
Tekijä: Perry, Douglas L.
Julkaistu: (2005) -
Comprehensive functional verification the complete industry cycle
Tekijä: Wile, Bruce
Julkaistu: (2005) -
Counterfeit Integrated Circuits:
Detection and Avoidance
Tekijä: Tehranipoor, Mark, et al.
Julkaistu: (2015) -
On-chip communication architectures : system on chip interconnect
Tekijä: Pasricha, Sudeep
Julkaistu: (2008)